Cadence 高级副总裁 Paul Cunningham 表示，半导体工艺节点推进至 3nm 及以下，芯片设计复杂度大增，用户体验成核心。Cadence 正转型自主设计，融入代理式 AI 架构提升功耗、性能和面积表现。EDA 为数字孪生技术，Cadence 强化物理与功能孪生技术提升仿真效率。Paul 还介绍了支撑代理式 AI 战略的平台与工具，指出云端协同、开放生态、智能优化正重塑产业链。
每经记者｜张韵 每经编辑｜魏文艺
计算芯片需求正呈现前所未有的增长态势。预计到 2030 年，全球半导体市场规模将攀升至 1.2 万亿美元。
「这些增量很大程度上由数据中心 AI 计算的爆发及向边缘端的迁移所驱动。」8 月 19 日，在 CadenceLIVE China 2025 中国用户大会上，Cadence（楷登电子） 高级副总裁兼系统验证事业部总经理 Paul Cunningham 强调，「这仅仅是第一波浪潮」。
图片来源：每经记者 张韵 摄
更深远的影响在于设计范式的转变，随着半导体工艺节点推进至 3nm 及以下，芯片设计复杂度呈指数级增长。Paul Cunningham 认为，用户体验正成为芯片设计的核心出发点。
面对集成 2000 亿颗晶体管的 3nm（纳米） 芯片等带来的系统级挑战，Paul 坦言传统路径已逼近物理极限，传统设计方法难以应对。作为全球 EDA（电子设计自动化） 三巨头之一，近年来 Cadence 正从 EDA 工具向自主设计转型。
如何应对智能系统设计的复杂挑战？从公司披露的 2025 年第二季度财报来看，Cadence 的一项重要技术进展在于，首次在系统级芯片设计平台中融入代理式 AI 架构。
Paul Cunningham 表示，代理式 AI 能够自主处理高复杂度任务，通过智能优化与自动化决策，显著提升功耗、性能和面积 （PPA） 表现。它将工程师从重复性、琐碎的试错工作中解放出来，使其更专注于架构创新和算法优化等创造性工作，最终实现真正高效的 3D-IC（三维集成电路） 协同设计。
那么，面对 3D-IC 设计中多物理场耦合带来的仿真挑战，AI 技术是必然选择还是可选辅助？在 Paul Cunningham 看来，EDA 在设计全流程中构建了从电路建模、多物理场仿真到制造签核的完整虚拟映射体系，甚至能够实现一次流片成功。而在物理世界中现有孪生技术仍面临验证完备性挑战，在机器人、无人机等系统领域，仿真覆盖率仅 20%，另外 80% 则必须通过实际制造、测试来不断改进模型和方法。
Paul Cunningham 进一步表示，在半导体设计领域，EDA 本身就是一种数字孪生技术。因此，Cadence 将数字孪生定位为跨产业战略支点，通过战略性并购 Beta CAE Systems 和 VLAB Works 两家公司强化技术图谱，发展物理孪生与功能孪生技术，来提升系统仿真的覆盖率和效率。
随着 AI 技术的持续演进，芯片设计将逐步实现从辅助设计到自主设计的跨越。Paul Cunningham 在演讲中还重点介绍了支撑 Cadence 代理式 AI 战略的关键平台与工具，JedAI Platform 的革命性在于支持自然语言交互，可大幅节省设计时间。他指出，云端协同、开放生态、智能优化等趋势正在重塑整个产业链。
免责声明：本文内容与数据仅供参考，不构成投资建议，使用前请核实。据此操作，风险自担。
封面图片来源：每经记者 张韵 摄
文章转载自 每经网
